

Vorlesung 7

Addition von Binärzahlen

- Die Addition erfolgt stellenweise wie bei Dezimalzahlen mit einem **Übertrag (carry)**:
- In jeder Stufe werden also aus den **3 Eingängen** a, b, cin die **Ausgänge** sum und cout erzeugt.
- Man nennt diesen wichtigen Schaltungsblock den **Volladdierer** (full adder, FA):

$$\begin{array}{r} 39 \\ + 69 \\ \hline 1108 \end{array}$$


← Übertrag

$$\begin{array}{r} 100111 \\ + 1000101 \\ \hline 1101100 \end{array}$$

← Übertrag


x64 x32 x8 x4

- Die Addition erfolgt stellenweise wie bei Dezimalzahlen mit einem **Übertrag (carry)**:
- In jeder Stufe werden also aus den **3 Eingängen** a , b , c_{in} die **Ausgänge** sum und c_{out} erzeugt.
- Man nennt diesen wichtigen Schaltungsblock den **Volladdierer** (full adder, FA):




c_{in}	b	a	c_{out}	sum
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

- Manchmal (z.B. in Zählern) muss NUR der Übertrag addiert werden.
- Der Addierer hat daher nur **einen** Dateneingang und einen Carry Eingang.
- Man nennt diesen Block einen Halbaddierer (Half-Adder, HA)



C_{in}	a	s	C_{out}
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

$$C_{out} = a \cdot C_{in}$$
$$s = a \oplus C_{in}$$



• ...

C_{in}	A	B	C_{out}	S	$!C_{out}$
0	0	0	0	0	1
0	0	1	0	1	1
0	1	0	0	1	1
0	1	1	1	0	0
1	0	0	0	1	1
1	0	1	1	0	0
1	1	0	1	0	0
1	1	1	1	1	0

C_{out} :

	A			
	0	0	1	0
C_{in}	0	1	1	1
	B			

$$C_{out} = AB + BC_{in} + AC_{in}$$


$$= AB + (A+B)C_{in}$$

Sum:

	A			
	0	1	0	1
C_{in}	1	0	1	0
	B			

$$S = A \oplus B \oplus C_{in}$$

$$= ABC_{in} + (A + B + C_{in}) \cdot !C_{out}$$




Der Carry-Pfad muß optimiert werden, da das Carry durch alle N Bit 'rippeln' muß


Trick: Carry-Ergebnis wird mitverwendet: Mehrere Ebenen logische Tiefe: 'Multiple Output Minimization' (MOM).

• ...

$$C_{out} = AB + (A+B) C_{in}$$




$$S = ABC_{in} + (A + B + C_{in}) \cdot !C_{out}$$




• ...


$$C_{out} = AB + (A+B) C_{in}$$




$$S = ABC_{in} + (A + B + C_{in}) \cdot !C_{out}$$



- Versuchen wir ein gemischtes Gatter für !Cout herzuleiten




- Vorbereitung: alle Eingänge müssen positiv sein, eine Negation am Ausgang




- UND wird durch Serien- und ODER durch Parallelschaltung ersetzt



- NMOS Schaltnetz leitet für eine Kombination von positiven Eingängen




- PMOS Teil: erzeugt logische 1 am Ausgang für eine Kombination von negativen Eingängen





- PMOS: Kombination vom Schalter und Inverter am Eingang
- Es ist einfacher PMOS Teil eines Logikgatters herzuleiten wenn die Eingangssignale vor dem Gatter negiert werden
- Dafür verwenden wir De Morgansche Regeln
- Ausgang soll nicht-negiert sein



- Vorbereitung: alle Eingänge müssen positiv sein, eine Negation am Ausgang






- Erster Schritt: doppelte Negation




- Zweiter Schritt: De Morgansche Relegn

Gemischtes Gatter




- Vorbereitung: alle Eingänge müssen positiv sein, eine Negation am Ausgang






- UND (mit negierten Eingängen) wird durch Serien- und ODER durch Parallelschaltung ersetzt


- Vorbereitung: alle Eingänge müssen positiv sein, eine Negation am Ausgang




- Das Carry wird durch $C_{out} = AB + (A+B)C_{in}$ gegeben.
- Diese Funktion kann mit dem gemischten Gatter für $\neg C_{out}$ und eine Inverter implementiert werden
- Problem: 3 PMOS übereinander ('Stack height' = 3)



- Der PMOS Zweig kann umgeformt werden
- Idee: Wenn !A UND !B leitet (Schaltung im Rechteck) dann leitet !A ODER B auch (Schaltung im Kreis)
- => Man kann !A UND !B an VDD anschliessen




- -> Optimierter Volladdierer




- Carry ist ein kritischer Pfad, da das Signal durch alle Bits läuft

$$C_{out} = AB + (A+B) C_{in}$$




$$S = ABC_{in} + (A + B + C_{in}) \cdot !C_{out}$$





Getaktete Schaltungen

Schieberegister



- Schieberegister entstehen durch Hintereinanderschalten von FFs.
- Zwischen den Stufen ist keine (wenig) Logik
- **Vorsicht:** Die Hold-Zeit kann leicht verletzt sein. Daher fügt man manchmal Verzögerungen (Inverterketten) in den Datenpfad ein.
- Anwendungen:
 - Verzögerung von Signalen (z.B. bei Pipelining)
 - Einfache Zustandskodierung
 - Spezielle Zähler (mit Rückkopplung)





- Schieberegister: Sehr einfach, keine Logik, ein Eingang, ein Ausgang





- Pipelining



- Pipelining





- Pipelining




Zähler



- Sehr **einfach aufgebaute Zähler** werden durch **Linear Feedback Shift Register (LFSR)** erzeugt
- Beim ‚Johnson Zähler‘ wird der Ausgang über einen Inverter zum Eingang rückgekoppelt
- Der Zähler hat dadurch $2N$ Zustände...



- Bei $N=3$ gibt es $2^3 = 8$ mögliche Zustände.
- 6 davon werden vom Johnson Zähler durchlaufen:
- Die verbleibenden beiden Zustände bilden einen eigenen Zyklus.
- Man muss mit einem Reset vermeiden hier zu starten!
- Das Zurücksetzen in einen Anfangszustand kann durch sync/async. Reset der FFs erfolgen




- Durch Rückkopplung des Ausgangs und eines (oder mehrerer) geeigneten Abgriffs („tap“) kann bei N Flipflops eine Bitsequenz mit der Periode $2^N - 1$ entstehen („maximum length“)
- Die Bitsequenz hat keine erkennbare Struktur und wird daher als Pseudo-Random-Bit-Sequence (PRBS) bezeichnet




- Einige Eigenschaften:
- In der gesamten Sequenz kommt nur genau eine Eins weniger vor als Nullen
- Die Hälfte aller zusammenhängenden Einsen-Blöcke ist einen Takt lang, ein Viertel ist zwei Takte lang, etc. (bis auf maximale Sequenzen von Einsen).
- Gleiches gilt für die Nullen.
- 000000111110111100111010110000101110001101101001000100110010101

N	Abgriffe	Länge	Maximal ?
3	Q ₁	7	ja
4	Q ₁	15	ja
5	Q ₂	31	ja
15	Q ₁	32767	ja
16	Q ₁₂ , Q ₃ , Q ₁	65535	ja
16	Q ₇		96.8%
39	Q ₄	5x10 ¹¹	


- Bei $N=3$ gibt es $2^3 = 8$ mögliche Zustände.
- 7 davon werden durchlaufen
- Zustand 111 ist (bei XNOR feedback) immer stabil




- Rückkopplung von !Q auf D erzeugt 'Toggle-FFs', die bei jedem Takt den Zustand ändern (0->1->0->...)
- Der Q-Ausgang eines Bits steuert das nächste Bit an (hier Rückwärtszähler):
- Wegen der Verzögerung der einzelnen Stufen sind die Flanken **nicht gleichzeitig** (daher async. Zähler)
- Sollte daher normalerweise vermieden werden. Anwendung: Frequenzteiler




- Alle FFs werden gleichzeitig getaktet
- Die Eingänge werden so beschaltet, daß sich (z.B.) aufsteigend Binärzahlen ergeben
- Implementierung mit Halbaddierern (mit enable und reset)
- Max. Taktfrequenz ist durch die Laufzeit des 'ripple' Carry begrenzt.




- Bei sehr großen Wortbreiten N muss das Carry-Signal sehr lange durch den Halbaddierer rippeln (N Stufen) und die Schaltung wird langsam.
- Es gibt viele Tricks, um das zu beschleunigen, z.B. den Carry-Select Addierer
 - Berechne für Gruppen von Bits das C_{OUT} unter den ZWEI Annahmen $C_{IN} = 0$ oder $C_{IN} = 1$. Das benötigt ZWEI Addierer.
 - Das C_{OUT} (X) der vorangehenden Gruppe wählt dann aus, welches Ergebnis benutzt wird
 - Im Fall von zwei Gruppen a $N/2$ reduziert sich der Delay auf etwa $N/2+1$



- **Gray Zähler**
- Betrachten wir z.B. einen linearen Maßstab zur Positionsmessung mit binärer Kodierung und Photosensor:




- Lösung: An jeder Kante darf sich nur ein Bit ändern. z.B.: Gray Code:
Ändere das niedrigste mögliche Bit





Problem: Wenn ein Sensor an einer der Kanten den falschen Wert meldet, ist die Position völlig falsch

Muster ergibt Position




Hier anfangen

- Grey




- Grey

	G2	G1	G0	H
0	0	0	0	1
1	0	0	1	0
2	0	1	1	1
3	0	1	0	0
4	1	1	0	1
5	1	1	1	0
6	1	0	1	1
7	1	0	0	0




- Grey

	G2	G1	G0	H
0	0	0	0	1
1	0	0	1	0
2	0	1	1	1
3	0	1	0	0
4	1	1	0	1
5	1	1	1	0
6	1	0	1	1
7	1	0	0	0




- Grey

	G2	G1	G0	H
0	0	0	0	1
1	0	0	1	0
2	0	1	1	1
3	0	1	0	0
4	1	1	0	1
5	1	1	1	0
6	1	0	1	1
7	1	0	0	0




- Grey

	G2	G1	G0	H
0	0	0	0	1
1	0	0	1	0
2	0	1	1	1
3	0	1	0	0
4	1	1	0	1
5	1	1	1	0
6	1	0	1	1
7	1	0	0	0



- Grey


	G2	G1	G0	H
0	0	0	0	1
1	0	0	1	0
2	0	1	1	1
3	0	1	0	0
4	1	1	0	1
5	1	1	1	0
6	1	0	1	1
7	1	0	0	0




- Ein **Scrambler** (deutsch *Verwürfler*) verwendet linear rückgekoppelte Schieberegister (LFSR), um ein Digitalsignal umkehrbar umzustellen
- Ein Scrambler basierend auf LFSR stellt wegen der einfachen und bekannten Verfahren keine brauchbare Verschlüsselung von Daten dar.
- Ein Scrambler wird durch linear rückgekoppelte Schieberegister (LFSR) realisiert. Dabei wird meistens die pro Schieberegisterlänge maximal mögliche Codelänge verwendet



- Synchrone oder auch additive Scrambler benötigen einen definierten Startwert ungleich 0 im LFS-Register, und der Empfänger muss durch geeignete Maßnahmen, wie beispielsweise einem speziellen Sync-Wort, die genaue Codephasenlage des Senders mitgeteilt bekommen.
- Ist dem Empfänger die korrekte Codephasenlage nicht bekannt, kann er das gescrambelte Datensignal nicht richtig dekodieren.
- Vorteil: Fehler werden nicht multipliziert
- Nachteil: Synchronisierung nötig




- Descrambling basiert auf der Gleichheit $A = A \text{ exor } F \text{ exor } F$
- Wenn man A zweimal mit gleicher Zahl F „ex-odert“ bekommt man A




- Selbstsynchronisierende oder auch multiplikative Scrambler benötigen keinen definierten Startwert und auch kein Sync-Wort, um die Codephase des Empfängers mit der Codephase des Senders abzugleichen. Auch kann der Startwert des LFSR beliebig sein.
- Erreicht wird die Funktion der Selbstsynchronität dadurch, dass die Nutzdatenfolge direkt auf den Inhalt des LFSR einwirkt
- Nachteilig ist die Abhängigkeit des Scramblers von der Nutzdatenfolge. So können bestimmte Nutzdatenfolgen den Scrambler vollständig "auslöschen"
- Darüber hinaus pflanzen sich Übertragungsfehler bei selbstsynchronisierenden Scramblern fort


- ...



- Descrambling basiert auf der Gleichheit $A = A \text{ exor } F \text{ exor } F$
- Wenn man A zweimal mit gleicher Zahl F „ex-odert“ bekommt man A



- ...



$$Out^* = X + Out = X + X + In = In$$